电子与封装

Electronics & Packaging


封装、组装与测试

  • 电子制造中的引线键合工艺(英文)

    宗飞;王志杰;徐艳博;叶德洪;舒爱鹏;陈泉;

    文章通过总结众多相关文献的研究成果和实际引线键合工艺中的经验心得,为读者呈现较全面的有关于引线键合的介绍,包括键合时序、机台动作、关键键合参数、键合材料特性、键合工具的设计、键合机理等方面。在对一些常见的工艺问题(如不烧球、高尔夫焊点、短线尾、焊点不粘等)分析的基础上,讨论其解决方案和最近研究进展;同时也关注了铜引线键合技术发展中存在的一些问题。由于作者能力及文章篇幅的限制,仅对关键工艺及因素进行了探讨,希望能帮助读者深入了解引线键合工艺,并对实际工艺问题的解决和键合理论机理的研究有所益处。

    2013年01期 v.13;No.117 1-8页 [查看摘要][在线阅读][下载 3639K]
    [下载次数:257 ] |[网刊下载次数:0 ] |[引用频次:10 ] |[阅读次数:13 ]
  • 镀铜厚度对裸铜框架抗氧化性能的影响

    张胡军;张进兵;安飞;雷育恒;温莉;刘殿龙;李习周;

    采用双臂电桥法测量了不同氧化程度的裸铜框架的电阻,在此基础上分析了烘箱内氧浓度、烘烤温度和框架表面镀铜厚度对框架氧化程度的影响。研究发现,在氧浓度≤0.1%的氮气保护环境中,经过180℃烘烤60 min后,裸铜框架的氧化程度大于无氮气保护下100℃烘烤60 min后的氧化程度;镀铜层能有效提高裸铜框架在100~180℃范围内的抗氧化能力,镀铜层较厚(1.0μm)的裸铜框架的抗氧化能力优于镀铜层较薄(0.5μm)的裸铜框架的抗氧化能力。

    2013年01期 v.13;No.117 9-11+16页 [查看摘要][在线阅读][下载 2237K]
    [下载次数:80 ] |[网刊下载次数:0 ] |[引用频次:1 ] |[阅读次数:32 ]
  • 高温老化期间引线键合空洞形成探讨

    杨建生;

    在金-铝金属间化合物相中形成的空洞,降低了把金丝与焊盘键合的长期可靠性。文中通过一系列微结构研究来评定引线键合中空洞的形成。把形成的空洞分为初始、环形和极小三种类型。形成初始空洞的主要原因是探测标记和铝焊盘污染,初始空洞阻碍合金扩散并使金属间化合物生长减缓。环形空洞是由热超声引线键合的超声挤榨作用造成的,这些压焊缝隙可能导致会腐蚀并降低引线键合的一类卤化物的形成。极小的空洞是在Au4Al相阶段形成的。由于不同Au4Al相形成的反应,或与金球表层上晶粒界面影响的关系,在这些空洞中会出现两种Au4Al相的纹理。

    2013年01期 v.13;No.117 12-16页 [查看摘要][在线阅读][下载 3839K]
    [下载次数:146 ] |[网刊下载次数:0 ] |[引用频次:1 ] |[阅读次数:31 ]
  • 差分信号的测量方法

    王征宇;章少云;

    差分信号相对于单端信号来说,因其所具备的抗干扰能力强、能有效抑制电磁干扰、时序定位准确等优点,在工程技术领域中得到了广泛使用,如何精确测量差分信号、对其进行有效评估也因此至关重要。文章介绍了差分信号的几种主要测量方法,并着重研究了由集成运放外加反馈网络所构成的减法运算电路来进行差分信号测量的方法,从而在测试资源有限的条件下能够更为经济实用地评估差分信号。

    2013年01期 v.13;No.117 17-19+29页 [查看摘要][在线阅读][下载 2254K]
    [下载次数:239 ] |[网刊下载次数:0 ] |[引用频次:18 ] |[阅读次数:19 ]

电路设计

  • 一种双极性三元数字信号发生器的设计

    张志阳;周向红;

    双极性三元数字信号发生器应用于某通信系统中,它采用5开关H桥电路结构,通过5个开关的有序导通实现将信号传输中的普通串行数字信号转换成双极性三元数字信号的功能。采用双极性三元数字信号作为调制信号,大大提高了某通信系统的抗干扰能力,确保该通讯系统在特殊情况下的正常使用。减小双极性三元数字信号的上升沿和下降沿时间,有利于提高通信系统的通信质量。文章详细介绍了该电路的设计方法,同时对其主要性能参数——输出码的高、低电平,上升与下降时间的实现方法进行了阐述。并简述了其混合集成产品的技术性能和使用情况。

    2013年01期 v.13;No.117 20-25页 [查看摘要][在线阅读][下载 3475K]
    [下载次数:30 ] |[网刊下载次数:0 ] |[引用频次:0 ] |[阅读次数:25 ]
  • FPGA的静态功耗分析与降低技术

    曹正州;曹靓;

    FPGA已经被广泛用于实现大规模的数字电路和系统,随着CMOS工艺发展到深亚微米,芯片的静态功耗已成为关键挑战之一。文章首先对FPGA的结构和静态功耗在FPGA中的分布进行了介绍。接下来提出了晶体管的漏电流模型,并且重点对FPGA中漏电流单元亚阈值漏电流和栅漏电流进行了详细的分析。最后根据FPGA的特点采用双阈值电压晶体管,关键路径上的晶体管采用低阈值电压栅的晶体管,非关键路径上的晶体管采用高阈值电压栅的晶体管,以此来降低芯片的静态功耗。

    2013年01期 v.13;No.117 26-29页 [查看摘要][在线阅读][下载 2694K]
    [下载次数:107 ] |[网刊下载次数:0 ] |[引用频次:4 ] |[阅读次数:16 ]
  • 级联式电流扰动发生装置的主电路设计

    赵小英;赵瑞斌;张一博;

    随着电力事业的发展,电能质量问题得到了越来越多的关注。为了在电能质量装置的设计实验阶段就详细分析和解决其在实际电网中可能遇到的各种问题,设计一种性能良好、可靠且功能多样化的扰动装置就成为必然的需求。文中介绍一种电压等级10 kV,容量3 MVA的电流扰动装置,主要用于模拟真实电网系统的各种电流环境。装置前端采用单位功率因数的全桥全空整流器,级联H桥拓扑用于产生所需的各种类型电流扰动源。文章着重介绍了装置各项参数的详细设计计算方法,并介绍了基于matlab/simulink的仿真结果,同时证明了文中所提出的设计方法的可行性和该装置投入使用的可行性。

    2013年01期 v.13;No.117 30-33+37页 [查看摘要][在线阅读][下载 3132K]
    [下载次数:39 ] |[网刊下载次数:0 ] |[引用频次:4 ] |[阅读次数:17 ]

微电子制造与可靠性

  • 二氧化硅工艺中颗粒污染的解决方案

    杨旭敏;施国勇;

    在亚微米的半导体生产制造技术中,二氧化硅工艺中的颗粒污染会造成漏电流形成击穿电压,已经成为产品良率的主要影响因素。文章主要针对目前市面上流行的TEL Alpha-8SE的立式APCVD二氧化硅炉管制造工艺中所遇到的颗粒污染问题进行研究。通过大量的对比性实验,进行排查与分析,并利用各种先进的实验设备和器材,炉管、高倍度电子扫描设备、先进的光学仪器和缺陷分析设备等,找到产生颗粒污染的原因,并且找到解决问题的方案。在减少机台停机时间的同时,提高了机台的使用率,而且改善了颗粒污染的状况,最终获得良率的提升,优化了制造工艺。

    2013年01期 v.13;No.117 34-37页 [查看摘要][在线阅读][下载 1921K]
    [下载次数:99 ] |[网刊下载次数:0 ] |[引用频次:0 ] |[阅读次数:24 ]
  • 集成电路长期可靠性的研究

    聂纪平;

    文章针对集成电路产品的封装长期可靠性,提出了新的方法和标准;对集成电路产品的长期可靠性的考评,按照国际标准的要求进行了分析。对集成电路产品的实际长期老化筛选方面进行了研究和总结,并且针对实际产品进行了案例分析。该标准和方法可以确保集成电路产品在特殊应用条件下长期使用的稳定性,有一定的应用价值。

    2013年01期 v.13;No.117 38-40页 [查看摘要][在线阅读][下载 2768K]
    [下载次数:162 ] |[网刊下载次数:0 ] |[引用频次:1 ] |[阅读次数:31 ]

产品、应用与市场

  • ERP生产计划模块的现状、问题及优化研究

    董鹏;张晓良;李光辉;麻卢剑;李鹏举;陈贺璋;

    文章在对生产计划管理现状分析的基础上,指出了ERP(Enterprise Resource Planning,企业资源计划系统)系统生产计划模块存在的问题。鉴于此,文中提出了ERP、APS、MES、PCS集成信息模式,并且给出了传统ERP生产计划模块的优化对策。

    2013年01期 v.13;No.117 41-48页 [查看摘要][在线阅读][下载 1619K]
    [下载次数:585 ] |[网刊下载次数:0 ] |[引用频次:9 ] |[阅读次数:24 ]
  • 下载本期数据