电子与封装

Electronics & Packaging


封装、组装与测试

  • 高密度陶瓷封装电设计中噪声控制研究

    杨轶博;丁荣峥;高娜燕;李欣燕;

    随着陶瓷封装电路密度、频率和速度不断提高,电信号噪声问题凸显。信号噪声本质上源于传输线本身存在的寄生电阻、电容、电感与电信号作用导致的一系列信号质量下降、参考电位不稳定等问题。高频高密度陶瓷电设计常见的信号噪声问题包括反射、串扰和同步开关噪声等。文章分析了陶瓷封装设计中三类噪声产生的原因、危害及解决措施,并基于信号/电源完整性理论,介绍了一款高频高密度陶瓷基板的封装电设计。

    2013年09期 v.13;No.125 1-5页 [查看摘要][在线阅读][下载 2123K]
    [下载次数:46 ] |[网刊下载次数:0 ] |[引用频次:4 ] |[阅读次数:34 ]
  • 倒装焊器件封装结构设计

    敖国军;张国华;蒋长顺;张嘉欣;

    倒装焊是今后高集成度半导体的主要发展方向之一。倒装焊器件封装结构主要由外壳、芯片、引脚(焊球、焊柱、针)、盖板(气密性封装)或散热片(非气密性封装)等组成。文章分别介绍外壳材料、倒装焊区、频率、气密性、功率等方面对倒装焊封装结构的影响。低温共烧陶瓷(LTCC)适合于高频、大面积的倒装焊芯片。大功率倒装焊散热结构主要跟功率、导热界面材料、散热材料及气密性等有关系。倒装焊器件气密性封装主要有平行缝焊或低温合金熔封工艺。

    2013年09期 v.13;No.125 6-9+17页 [查看摘要][在线阅读][下载 3274K]
    [下载次数:350 ] |[网刊下载次数:0 ] |[引用频次:5 ] |[阅读次数:25 ]
  • BGA热性能仿真优化分析方法研究

    马晓波;谌世广;王希有;温莉珺;

    随着科技的进步,电子设备也向着集成度更高、功率更大、可靠性要求更严格的方向发展。高温引起的电子设备失效作为最常见的失效原因之一,也越来越引起设计者的重视。通过常规的制备样品反复试验的方法耗时耗力,而采用仿真模拟的办法就能很好地解决问题。文章从使用高导热封装材料、添加散热盖和改善封装结构等方面,应用仿真模拟的手段来比较各种优化设计的改善程度,在散热优化方面为今后的BGA设计提供了参考。

    2013年09期 v.13;No.125 10-13页 [查看摘要][在线阅读][下载 2874K]
    [下载次数:101 ] |[网刊下载次数:0 ] |[引用频次:1 ] |[阅读次数:24 ]
  • 线弧参数对铝丝楔焊键合强度的影响研究

    廖小平;杨兵;

    文章主要研究了铝丝楔焊键合过程中线弧参数对键合拉力的影响规律,分析了线弧高度、线弧起始角度、拉弧过程中反向距离与键合拉力之间的关系,实验研究表明线弧高度越大,键合拉力越大;不同线弧起始角度和反向距离对稳定性烘焙试验前键合拉力影响不大,而经过300℃、1 h烘焙后,起始角度太大和反向距离越长,其键合拉力离散性大,并出现小于3 gf的拉力情况,这些实验现象和分析结果为实际生产中键合工艺的优化提供了参考。

    2013年09期 v.13;No.125 14-17页 [查看摘要][在线阅读][下载 2618K]
    [下载次数:92 ] |[网刊下载次数:0 ] |[引用频次:2 ] |[阅读次数:23 ]
  • 绝缘引线在陶瓷封装中的应用

    杨兵;张国华;李宗亚;

    随着半导体封装持续朝着多引脚、小节距及多列多层叠的方向发展,引线键合技术正面临越来越大的挑战。当陶瓷空封器件中的键合引线长度大于3.0 mm时,在加电冲击试验过程中键合引线容易出现瞬间的短路而导致器件失效。文章主要阐述了产生该问题的基本原因,提出了采用绝缘引线键合解决该问题的可行性,介绍了绝缘引线的基本特性,并用实际封装的电路进行了绝缘引线键合的可靠性研究,根据研究结果,提出了绝缘引线可有限应用于陶瓷封装的结论。

    2013年09期 v.13;No.125 18-21页 [查看摘要][在线阅读][下载 2339K]
    [下载次数:66 ] |[网刊下载次数:0 ] |[引用频次:0 ] |[阅读次数:26 ]

电路设计

  • 一款32位定点DSP电路的设计

    薛海卫;张庆文;王月玲;徐新宇;

    文章通过对32位定点DSP的体系结构及其设计方法的研究,重点阐述了32位定点DSP中CPU包括ALU、MPY、ARAU、流水线、指令系统和总线接口等关键逻辑部件工作原理,对各个逻辑部件的设计思路和实现方法进行了分析描述。采用基于标准单元正向设计方法,设计了一款32位指令集的定点DSP电路,该电路采用哈佛总线结构,可以在单周期内实现16×16位有符号整数乘法、32位累加和32位数据的算术逻辑运算,处理精度高。该电路采用0.5μm 1P3M CMOS工艺流片,集成度7万门,工作频率可达36 MHz,动态功耗594 mW。

    2013年09期 v.13;No.125 22-25+30页 [查看摘要][在线阅读][下载 2952K]
    [下载次数:30 ] |[网刊下载次数:0 ] |[引用频次:5 ] |[阅读次数:27 ]
  • 体硅集成电路版图抗辐射加固设计技术研究

    田海燕;胡永强;

    辐射效应是电路在太空等领域应用时遇到的首要问题,常常会引起电路出错或失效。为了满足抗辐射电路设计的需求,必须提高电路抗辐射效应的能力。文章分析了辐射效应对器件产生的影响。针对电路在辐射环境中应用时存在的问题,文章从版图抗辐射设计加固的角度出发,介绍了抗总剂量的环形栅、倒比例器件,以及抗单粒子昆倾效应抗辐射版图的设计方法。在电路设计时,通过上述几种版图设计方法的应用,可以提高电路的抗辐射性能,进而提高电路的可靠性。

    2013年09期 v.13;No.125 26-30页 [查看摘要][在线阅读][下载 2939K]
    [下载次数:234 ] |[网刊下载次数:0 ] |[引用频次:13 ] |[阅读次数:30 ]

微电子制造与可靠性

  • ALD氧化铝薄膜介电性能及其在硅电容器的应用

    陈杰;李俊;赵金茹;李幸和;许生根;

    硅基高密度电容器是利用半导体3D深硅槽技术和应用高介电常数(高K)材料制作的电容。相比钽电容和多层陶瓷电容(MLCC),硅基电容具有十年以上的寿命、工作温度范围大、容值温度系数小以及损耗低等优点。文章研究原子层沉积(ALD)制备的Al2O3薄膜的介电特性,通过优化ALD原子沉积温度和退火工艺,发现在沉积温度420℃和O3气氛退火5 min下,ALD生长的Al2O3薄膜击穿强度可大于0.7 V/nm,相对介电常数达8.7。制成的硅基电容器电容密度达到50 nF/mm2,漏电流小于5 nA/mm2。

    2013年09期 v.13;No.125 31-34页 [查看摘要][在线阅读][下载 2359K]
    [下载次数:336 ] |[网刊下载次数:0 ] |[引用频次:4 ] |[阅读次数:21 ]
  • 一种基于0.5μm CMOS工艺圆片级可靠性评估方法

    涂启志;马敏辉;赵文清;

    论文提出了0.5μm CMOS工艺圆片级可靠性(WLR)评估的方法,为工艺、电路可靠性提高和及时在线控制开拓了新思路。论文针对0.5μm工艺中金属电迁移以及器件热载流子等失效项,分别给出了相关内容的工艺物理机理、测试结构、测试方法和结果。测试得出单一电迁移失效、热载流子失效寿命可以达到1×109数量级(几十年),初步实现了工艺可靠性的在线监控。

    2013年09期 v.13;No.125 35-39页 [查看摘要][在线阅读][下载 2425K]
    [下载次数:31 ] |[网刊下载次数:0 ] |[引用频次:0 ] |[阅读次数:26 ]
  • IC长贮存寿命评价方法

    管光宝;尹颖;章慧彬;

    高可靠长寿命产品在军事、航空航天、电子工业、通信等领域应用越来越广泛,如何保障其可靠性与预测其寿命是值得深入研究的重要问题。越来越多的单位,特别是航空航天系统的单位,对其选用的产品提出了具有32年贮存寿命要求的高可靠性指标。长寿命及超长寿命的电子元器件的贮存寿命评价是以加速试验为评价方法的。建立准确的失效机理及模型是评价正确与否的关键。文章通过收集大量高温贮存及常温贮存的实测数据,建立失效模型,推算出应力条件及相应的加速因子。文中实践证明,通过模型仿真出的贮存寿命具有高的可信度。

    2013年09期 v.13;No.125 40-43页 [查看摘要][在线阅读][下载 2592K]
    [下载次数:95 ] |[网刊下载次数:0 ] |[引用频次:0 ] |[阅读次数:26 ]

产品、应用与市场

  • Zigbee芯片低功耗测试平台研究

    李辉;须自明;廖巨华;

    文章针对具有Zigbee收发模块的SOC芯片,设计了低功耗实验平台,以纽扣电池为供电电源,研究其在低功耗环境下的耗电情况。通过设置芯片的多种工作模式来模拟真实工作状态,以不同的测量方式来使数据更加全面准确。使用实验数据分析了Zigbee网络节点的低功耗性能,得到了具有一定参考价值的低功耗设计方法。

    2013年09期 v.13;No.125 44-48页 [查看摘要][在线阅读][下载 2383K]
    [下载次数:98 ] |[网刊下载次数:0 ] |[引用频次:1 ] |[阅读次数:17 ]
  • 下载本期数据