电子与封装

Electronics & Packaging


封装、组装与测试

  • ACF键合中导电粒子捕捉及变形的影响机理与实验

    朱钦淼;陶波;徐仁骁;黄扬;吴光华;

    ACF键合工艺下导电性能的提升需要对导电粒子捕捉与变形的影响机理进行深入了解。通过实验研究得到了不同键合工艺下导电粒子捕捉与变形规律,并对规律进行了理论分析。实验结果表明:随着键合压力增加,导电粒子捕捉数呈现出减少的趋势,导电粒子的变形呈现出增大的趋势。随着键合温度增加,导电粒子变形量呈现出先增大后减小的趋势,当键合温度达到230℃时,导电粒子捕捉数骤升。

    2014年03期 v.14;No.131 1-4页 [查看摘要][在线阅读][下载 1723K]
    [下载次数:74 ] |[网刊下载次数:0 ] |[引用频次:1 ] |[阅读次数:29 ]
  • 陶瓷封装电路恒定加速度试验失效仿真分析

    杨轶博;丁荣峥;孙少鹏;张顺亮;

    0.50 mm节距CQFP256封装电路在20 000 g恒定加速度试验中出现瓷体开裂失效。利用Ansys Workbench仿真平台,对试验过程进行模拟仿真。结合电路失效照片和夹具实测数值,分析仿真结果,排除了封装设计和加工质量问题。而夹具的加工缺陷是导致电路瓷体开裂的主要原因。改进试验条件重新进行试验,电路100%通过20 000 g试验。

    2014年03期 v.14;No.131 5-8页 [查看摘要][在线阅读][下载 1719K]
    [下载次数:100 ] |[网刊下载次数:0 ] |[引用频次:1 ] |[阅读次数:29 ]
  • 封装用抗腐蚀高可靠性银合金丝

    林良;臧晓丹;

    介绍一种在封装工艺中可用于替代昂贵金丝的抗腐蚀高可靠性银合金丝。利用表面钝化和固溶合金、二次中频合金熔炼和定向连续拉铸工艺,分别从成分和工艺方面提高了银合金丝的机械性能、抗腐蚀性、可靠性等一系列键合性能,解决了普通银丝在使用过程中存在的电子迁移问题,推动了键合银合金丝的广泛使用。

    2014年03期 v.14;No.131 9-13页 [查看摘要][在线阅读][下载 2111K]
    [下载次数:162 ] |[网刊下载次数:0 ] |[引用频次:3 ] |[阅读次数:30 ]
  • 内串联型二极管封装产品研发

    方逸裕;鄢胜虎;

    介绍一种新封装半导体器件的研发。通过对产品开发过程中各技术难点及相应解决方案的介绍,展现该产品的主要研发过程和所涉及到的关键技术难点。关键技术难点包括引线框架设计、设备改造、工艺控制等。引线框架(一种正向串联的二极管框架结构)设计产品的总体结构问题,是该过程的第一技术关键点。设备改造和工艺控制解决了生产实现和质量控制问题。

    2014年03期 v.14;No.131 14-17页 [查看摘要][在线阅读][下载 1537K]
    [下载次数:26 ] |[网刊下载次数:0 ] |[引用频次:0 ] |[阅读次数:15 ]
  • 一种用perl编写FPGA内建测试向量的方法

    张秀均;陈诚;孟祥媛;

    随着IC技术的发展,高集成度和高复杂度的器件不断出现,其相应的测试技术也成为了一个重要的研究方向。对资源丰富的FPGA芯片来说,编写合适的内建测试向量显得尤为重要。介绍了用perl语言编写基于XDL语言测试向量的方法。在对FPGA芯片进行测试设计时,由于软件本身的编辑和约束功能有局限性,其设计效率和便利性不足,并且在某些情况下不能达到设计者对芯片内部资源使用和连线通路的特殊设计要求,因此可使用该研究的XDL编辑方法对设计文件进行高效、高自由度的约束和编辑,从而达到较高的测试覆盖率和较好的测试效率。

    2014年03期 v.14;No.131 18-20+28页 [查看摘要][在线阅读][下载 1573K]
    [下载次数:62 ] |[网刊下载次数:0 ] |[引用频次:3 ] |[阅读次数:22 ]

电路设计

  • 后端实现时几种减小时钟延迟的有效方法

    顾光华;张海平;何志伟;

    主要探讨在嵌入式芯片后端设计时怎么实现时钟延时最小时钟网络。时钟网络优化的障碍可能来自很多方面,主要包括以下三个方面:不同转换率的输入输出单元,具有大负载电容端口以及来自不同时钟域的时钟网络。针对提出的问题,讨论一般采取的解决方案,优化时钟延时,通过针对性的方法技巧,可以在时钟树自动综合时有效地减少时钟树延时。

    2014年03期 v.14;No.131 21-24页 [查看摘要][在线阅读][下载 1361K]
    [下载次数:62 ] |[网刊下载次数:0 ] |[引用频次:1 ] |[阅读次数:11 ]
  • 基于PCB差分功分网络的设计

    王胜源;徐利兵;彭艳;

    射频印刷电路板(PCB)上互连线通常采用差分线的形式。当所传输的信号频率很高时,该结构需要利用混合模式的散射参数(S参数)进行研究。在一般射频网络单端S参数基础上,针对差分网络给出混合模式S参数的表达式。利用CST软件混合模式S参数设计了PCB上差分电路系统并进行了测试。实验结果表明,使用混合模式S参数能够快速准确设计出射频差分网络。

    2014年03期 v.14;No.131 25-28页 [查看摘要][在线阅读][下载 1491K]
    [下载次数:56 ] |[网刊下载次数:0 ] |[引用频次:1 ] |[阅读次数:19 ]
  • 基于SOI工艺集成电路ESD保护网络分析与设计

    胡永强;周晓彬;

    由于SOI(Silicon-On-Insulator)工艺采用氧化物进行全介质隔离,而氧化物是热的不良导体,因此SOI ESD器件的散热问题使得SOI电路的ESD保护与设计遇到了新的挑战。阐述了一款基于部分耗尽SOI(PD SOI)工艺的数字信号处理电路(DSP)的ESD设计理念和方法,并且通过ESD测试、TLP分析等方法对其ESD保护网络进行分析,找出ESD网络设计的薄弱环节。通过对ESD器件与保护网络的设计优化,并经流片及实验验证,较大幅度地提高了电路的ESD保护性能。

    2014年03期 v.14;No.131 29-32+40页 [查看摘要][在线阅读][下载 2063K]
    [下载次数:67 ] |[网刊下载次数:0 ] |[引用频次:0 ] |[阅读次数:23 ]

微电子制造与可靠性

  • 一种积累型槽栅超势垒二极管

    许琬;张昕;章文通;乔明;

    提出了一种积累型槽栅超势垒二极管,该二极管采用N型积累型MOSFET,通过MOSFET的体效应作用降低二极管势垒。当外加很小的正向电压时,在N+区下方以及栅氧化层和N-区界面处形成电子积累的薄层,形成电子电流,进一步降低二极管正向压降;随着外加电压增大,P+区、N-外延区和N+衬底构成的PIN二极管开启,提供大电流。反向阻断时,MOSFET截止,PN结快速耗尽,利用反偏PN结来承担反向耐压。N型积累型MOSFET沟道长度由N+区和N外延区间的N-区长度决定。仿真结果表明,在相同外延层厚度和浓度下,该结构器件的开启电压约为0.23 V,远低于普通PIN二极管的开启电压,较肖特基二极管的开启电压降低约30%,泄漏电流比肖特基二极管小近50倍。

    2014年03期 v.14;No.131 33-36页 [查看摘要][在线阅读][下载 1408K]
    [下载次数:101 ] |[网刊下载次数:0 ] |[引用频次:0 ] |[阅读次数:21 ]
  • 集成电路制造中制程能力的提升

    向璐;

    集成电路制造要经过成百上千个步骤,如果有一个步骤出现问题就会导致产品报废。所以在制造过程中及时发现问题,并给出有效的纠正预防措施就显得非常重要。介绍了在集成电路制造中使用统计过程控制SPC的方法,建立有效的控制规范和合理的监控频率,以便及时发现制程中存在的问题,及早制定出纠正预防措施,减少异常面的扩大。通过案例分析,详细介绍了统计过程控制SPC在集成电路制造中的运用,通过使用统计过程控制SPC的方法逐步提升制程能力,将制程稳定在受控状态。

    2014年03期 v.14;No.131 37-40页 [查看摘要][在线阅读][下载 1660K]
    [下载次数:89 ] |[网刊下载次数:0 ] |[引用频次:0 ] |[阅读次数:18 ]
  • 集成电路中接口电路的可靠性设计

    吕江萍;陈远金;刘霞;陈超;刘彬;

    在集成电路设计中,可将承担静电放电保护、电平转换、电路驱动等功能的电路组合成接口电路,通过对接口电路的可靠性设计来提高集成电路的可靠性。从电路设计、版图设计、封装设计等设计阶段的特点出发,阐述了各阶段可靠性设计的内容,并总结了一些设计要点和设计准则,提出了可采用接口电路、封装、PCB三者协同设计的方法,以提高接口电路的可靠性。

    2014年03期 v.14;No.131 41-45页 [查看摘要][在线阅读][下载 1441K]
    [下载次数:220 ] |[网刊下载次数:0 ] |[引用频次:4 ] |[阅读次数:26 ]

产品、应用与市场

  • 用于大容量FPGA设计的EDA工具集成与远程调用

    张海平;万清;

    随着EDA平台服务趋于网络化,如何通过对资源和流程的有效管理,为用户提供更为方便安全的远程EDA平台调用服务,已成为关键问题。在FPGA开发平台上集成了EDA工具环境,并部署SGD软件。在实现远程控制的基础上构建一个可兼容异构系统的EDA工具远程调用接口,解决了EDA工具的远程启动和图形界面传输问题,得到一种相对简单方便又有一定安全保障的远程控制模式,实现可视化的在线虚拟集成电路芯片设计。

    2014年03期 v.14;No.131 46-48页 [查看摘要][在线阅读][下载 1060K]
    [下载次数:29 ] |[网刊下载次数:0 ] |[引用频次:0 ] |[阅读次数:17 ]
  • 下载本期数据